出題範囲 › 第 5 章 ハードウェア

CPU の高速化（パイプライン・CISC / RISC）

パイプラインは命令実行の段階を 1 つずつずらして重ね、複数の命令を並行処理する。k 段で n 命令なら k + (n − 1) サイクル。分岐命令には分岐予測と投機実行で対応。さらにスーパーパイプライン（段を細分化）・スーパースカラ（パイプラインを複数）。設計思想は CISC（複雑な命令）と RISC（単純な命令を高速に）。

先に学ぶ知識点：命令実行手順

解説（冒頭）

$$\text{パイプラインの処理サイクル数} = k + (n - 1) \quad (k: \text{段数},\ n: \text{命令数})$$

← CPU の性能評価（クロック周波数・CPI・MIPS）　メモリの分類（RAM・ROM） →